Expansão da inteligência artificial provoca escassez e alta nos preços de memórias para computadores

O mercado de memórias para computadores enfrenta uma crise de abastecimento e disparada de preços impulsionada pela expansão da inteligência artificial. Um módulo de 32 GB de DDR5, que custava menos de 90 euros no início de 2025, saltou para valores superiores a 500 euros. A escassez não é apenas financeira, mas física: a Samsung já informou a fabricantes taiwaneses a inexistência de DRAM convencional disponível, enquanto a Micron encerrou as atividades da marca Crucial para priorizar a produção voltada a centros de dados de IA.

A hegemonia do oligopólio de semicondutores

A produção global de DRAM é controlada por três empresas que detêm mais de 90% do mercado: Samsung (39%), SK Hynix (26%) e Micron (25%). Este grupo já comprometeu toda a sua produção até 2027. A concentração é ainda maior no segmento de HBM (High Bandwidth Memory), onde a SK Hynix domina 58% da oferta.

Nesse cenário, a chinesa CXMT (ChangXin Memory Technologies) surge como um novo player, registrando um crescimento de 466% nas vendas em Xangai e iniciando a produção da memória HBM3. Devido à importância estratégica, a CXMT tornou-se prioridade nacional financiada pelo governo de Pequim, atraindo a vigilância de Washington sobre os equipamentos de fabricação enviados a Hefei.

O impacto da HBM na cadeia de suprimentos

A demanda por IA redirecionou o fluxo de componentes: estima-se que 70% dos chips de memória fabricados este ano sejam absorvidos por centros de dados. A HBM exige uma área de placa três a quatro vezes maior que a DRAM comum, o que reduz a disponibilidade de chips para laptops e smartphones.

A superioridade técnica da HBM resolve o chamado "Muro da Memória" — o gargalo onde a CPU/GPU processa dados mais rápido do que a memória consegue entregar. Enquanto a DDR5 opera com 64 canais e a GDDR6 com 256, a HBM3 oferece 1.024 canais por pilha. Em termos de desempenho, a HBM3E atinge mais de 1,2 TB/s por pilha, contra os 50-60 GB/s de uma DDR5.

Complexidade industrial e custos de produção

Diferente dos chips planos, a HBM utiliza uma arquitetura vertical, empilhando de doze a dezesseis chips de DRAM em torres de silício. A comunicação entre as camadas é feita por TSV (Through-Silicon Vias), conexões de cobre com diâmetros entre cinco e dez micrômetros.

Essa estrutura é montada ao lado do processador via interposer (arquitetura 2.5D), utilizando técnicas de empaquetamento avançado, como o CoWoS da TSMC, o EMIB da Intel ou o I-Cube da Samsung.

O custo elevado reflete a complexidade e o risco do processo:

• Risco de perda: Se um único chip da pilha ou uma microsoldadura falhar, toda a torre é descartada.
• Barreira técnica: O empilhamento de obleias finas exige anos de experiência industrial.
• Preço: Um módulo HBM3E de 24 GB custa milhares de euros, enquanto a DDR5 de capacidade similar custa apenas algumas dezenas.

Dependência geopolítica e tecnológica

A infraestrutura de IA depende de uma cadeia frágil dividida entre a Coreia do Sul (Samsung e SK Hynix), Estados Unidos (Micron) e Taiwan (TSMC). A Europa, embora detenha a tecnologia de litografia da ASML, não produz memórias de última geração, gerando uma dependência externa de um componente decisivo.

Além da IA, a HBM é essencial para a supercomputação em áreas como física de partículas, dinâmica de fluidos e modelos climáticos. Atualmente, a tecnologia atingiu um nível de interdependência onde as próprias ferramentas de design de chips necessitam de memórias de alto desempenho para operar.